

Practitioner's Docket No.: 021906-0306952
Client Reference No.: PIA30959/DBE/US-PS

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: JAE SUK LEE

Confirmation No:

Application No.:

Group No.:

Filed: December 10, 2003

Examiner:

For: BARRIER STRUCTURE FOR COPPER METALLIZATION AND METHOD FOR
THE MANUFACTURE THEREOF


Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

SUBMISSION OF PRIORITY DOCUMENT

Attached please find the certified copy of the foreign application from which priority is
claimed for this case:

<u>Country</u>	<u>Application Number</u>	<u>Filing Date</u>
Republic of Korea	10-2002-0086358	12/30/2002

Date: December 10, 2003
PILLSBURY WINTHROP LLP
P.O. Box 10500
McLean, VA 22102
Telephone: (703) 905-2000
Facsimile: (703) 905-2500
Customer Number: 00909


Eric R. Hernandez
Registration No. 47641



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호 : 10-2002-0086358
Application Number


출원 년 월 일 : 2002년 12월 30일
Date of Application DEC 30, 2002

출원인 : 동부전자 주식회사
Applicant(s) DONGBU ELECTRONICS CO., LTD.



2003 년 11 월 11 일

특 허 청
COMMISSIONER



【서지사항】

【서류명】	특허출원서		
【권리구분】	특허		
【수신처】	특허청장		
【참조번호】	0050		
【제출일자】	2002.12.30		
【발명의 명칭】	구리 확산 장벽 제조 방법		
【발명의 영문명칭】	METHOD FOR MANUFACTURING COPPER DIFFUSION BARRIER		
【출원인】			
【명칭】	동부전자 주식회사		
【출원인코드】	1-1998-106725-7		
【대리인】			
【성명】	장성구		
【대리인코드】	9-1998-000514-8		
【포괄위임등록번호】	1999-059722-7		
【대리인】			
【성명】	김원준		
【대리인코드】	9-1998-000104-8		
【포괄위임등록번호】	1999-059725-9		
【발명자】			
【성명의 국문표기】	이재석		
【성명의 영문표기】	LEE, Jae Suk		
【주민등록번호】	650625-1030024		
【우편번호】	467-900		
【주소】	경기도 이천시 장호원 현대아파트 101-603		
【국적】	KR		
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 장성구 (인) 대리인 김원준 (인)		
【수수료】			
【기본출원료】	10	면	29,000 원
【가산출원료】	0	면	0 원

1020020086358

출력 일자: 2003/11/18

【우선권주장료】	0	건	0	원
【심사청구료】	0	항	0	원
·【합계】	29,000	원		
【첨부서류】	1.	요약서·명세서(도면)_1통		

【요약서】**【요약】**

일반적으로 반도체 배선 재료 중 구리는 전기전도도가 낮아 RC 딜레이(delay)를 줄이는 금속화 재료로 이용되고 있다. 그러나, 구리는 반도체에서 이용되고 있는 거의 모든 재료에서 확산계수가 높아 트랜지스터(transistor) 특성을 저하시키는 주 원인이 된다. 본 발명은 트랜지스터 공정이 완료된 기판(10) 위에 메탈 와이어링(metal wiring)을 수행하는 공정에 있어서, Ru/RU_xO_y/Ru의 적층으로 이루어지는 구리 확산 장벽(copper diffusion barrier)을 제조한다. 따라서, 구리의 언더 레이어(under layer)의 리키지(leakage)가 줄어든다.

【대표도】

도 1d

【명세서】**【발명의 명칭】**

구리 확산 장벽 제조 방법{METHOD FOR MANUFACTURING COPPER DIFFUSION BARRIER}

【도면의 간단한 설명】

도 1a 내지 도 1d는 본 발명에 따른 구리 확산 장벽 제조 방법의 일 실시예를 공정별로 나타낸 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 기판	12 : 절연체
14, 18 : Ru	16 : 산화막
20 : 구리	

【발명의 상세한 설명】**【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

<6> 본 발명은 구리 확산 장벽(copper diffusion barrier) 제조 방법에 관한 것으로, 특히, 기판 위에 메탈 와이어링(metal wiring)을 수행하는 공정에 있어서, 구리 확산 장벽을 제조하는 방법에 관한 것이다.

<7> 일반적으로 반도체 배선 재료 중 구리는 전기전도도가 낮아 RC 딜레이(delay)를 줄이는 금속화 재료로 이용되고 있다. 그러나, 구리는 반도체에서 이용되고 있는 거의 모든 재료에서 확산계수가 높아 트랜지스터(transistor) 특성을 저하시키는 주 원인이 된다. 따라서, 구리의 확산을 억제하고자 여러 가지 확산 방지막이 연구되어 사용되고 있다. 또한, 고집적화에 의해

서 메탈간의 피치(pitch)가 줄어들수록 특정 메탈 라인과 다른 메탈 라인 사이의 리키지(leakage)를 고려해야 한다.

【발명이 이루고자 하는 기술적 과제】

- <8> 본 발명은 상술한 결점을 해결하기 위하여 안출한 것으로, 트랜지스터 공정이 완료된 기판 위에 메탈 와이어링을 수행하는 공정에 있어서, Ru/RU_xO_y/Ru의 적층으로 이루어지는 구리 확산 장벽을 제조하는 방법을 제공하는 데 그 목적이 있다.

【발명의 구성 및 작용】

- <9> 이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하면 다음과 같다.
- <10> 도 1a 내지 도 1d는 본 발명에 따른 구리 확산 장벽 제조 방법의 일 실시예를 공정별로 나타낸 단면도이다.
- <11> 먼저, 도 1a와 같이 트랜지스터 공정이 완료된 실리콘 기판(10) 위에 메탈 와이어링을 수행하는 공정에 있어서, 기판(10)의 표면에 절연체(12)를 선택적으로 형성한다. 전표면에 Ru(14)를 스퍼터링(sputtering) 법 또는 CVD(Chemical Vapor Deposition) 법을 사용하여 1000 Å 이하의 두께로 형성한다.
- <12> 도 1b와 같이 N₂O 또는 O₂로 표면을 플라즈마(plasma) 처리하여 Ru_xO_y를 근간으로 하는 산화막(16)을 전표면에 형성한다.
- <13> 도 1c와 같이 전표면에 Ru(18)를 스퍼터링 법 또는 CVD 법을 사용하여 1000 Å 이하의 두께로 형성한다.
- <14> 도 1d와 같이 전표면에 구리(20)를 증착(deposition)한다.

<15> 상술한 RuO₂는 산화물이지만 도전성이 좋아 Pt과 함께 PZT, BST 등 하이 케이(high k) 재료의 전극재료로 널리 이용되어져 왔다. 상술한 Ru_xO_y를 근간으로 하는 산화막(16)이 구리(20)에 대한 스터핑 배리어(stuffing barrier) 역할을 하고 Ru는 구리의 새크리피셜 배리어(sacrificial barrier) 역할을 한다.

【발명의 효과】

<16> 이상에서 설명한 바와 같이, 본 발명은 트랜지스터 공정이 완료된 기판(10) 위에 메탈 와이어링을 수행하는 공정에 있어서, Ru/Ru_xO_y/Ru의 적층으로 이루어지는 구리 확산 장벽을 제조한다. 따라서, 구리의 언더 레이어(under layer)의 리키지가 줄어든다.

【특허청구범위】**【청구항 1】**

트랜지스터 공정이 완료된 기판 위에 메탈 와이어링을 수행하는 공정에 있어서,
상기 기판의 표면에 절연체를 선택적으로 형성하는 제 1 단계;
전표면에 Ru를 형성하는 제 2 단계;
산화막을 전표면에 형성하는 제 3 단계;
전표면에 Ru를 형성하는 제 4 단계; 및
전표면에 구리를 형성하는 제 5 단계를 포함하는 구리 확산 장벽 제조 방법.

【청구항 2】

제 1 항에 있어서, 상기 기판은 실리콘 기판인 것을 특징으로하는 구리 확산 장벽 제조 방법.

【청구항 3】

제 1 항에 있어서, 상기 제 2 단계는 Ru를 스퍼터링 법 또는 CVD 법을 사용하여 1000 Å 이하의 두께로 형성하는 것을 특징으로하는 구리 확산 장벽 제조 방법.

【청구항 4】

제 1 항에 있어서, 상기 제 3 단계는 N₂O 또는 O₂로 표면을 플라즈마 처리하여 Ru_xO_y를 근간으로 하는 상기 산화막을 형성하는 것을 특징으로하는 구리 확산 장벽 제조 방법.


【청구항 5】

제 1 항에 있어서, 상기 제 4 단계는 상기 Ru를 스퍼터링 법 또는 CVD 법을 사용하여 1000Å 이하의 두께로 형성하는 것을 특징으로하는 구리 확산 장벽 제조 방법.




【도면】

【도 1a】




【도 1b】





【도 1c】





【도 1d】

